기판 전쟁, 반도체 공급망의 새로운 표준

생각의 씨앗

반도체 패키지 기판(Substrate)은 한동안 ‘단순한 연결 부품’으로 여겨졌다. 하지만 칩렛(Chiplet) 아키텍처가 주류가 되면서, 기판은 더 이상 ‘기판’이 아니라 ‘시스템 온 칩(SoC)의 물리적 구현체’ 로 변모하고 있다.

핵심 통찰

TSMC의 CoWoS(Chip-on-Wafer-on-Substrate) 기술이 AI 가속기의 표준이 되면서, 기판의 설계와 제조 능력이 반도체 성능과 수율을 결정짓는 핵심 요소로 부상했다.

여기서 중요한 점:

• 기판의 선폭/선간격이 점점 미세화되면서, 반도체 공정과 유사한 수준의 정밀도가 요구된다.
• 열팽창 계수(CTE) 매칭 문제가 실리콘 다이와 기판 사이의 신뢰성을 좌우한다.
• 대형 기판(100mm x 100mm 이상) 의 평탄도(flatness)와 휨(warpage) 제어가 수율의 핵심 변수다.

연결된 주제들

• 삼성전기의 FC-BGA 투자는 단순한 사업 다각화가 아니라, 파운드리-패키징-기판 수직계열화 전략의 일환이다.
• 일본의 이비덴(Ibiden), 신코(Shinko) 는 전통적으로 강자였지만, 한국의 삼성전기와 대덕전자, 중국의 유니마이크론(Unimicron)이 추격하고 있다.
• AI 가속기 시장의 성장은 곧 고부가 기판 시장의 성장을 의미한다.

질문과 탐구

• 기판 기술이 반도체 공정 기술만큼 중요해진다면, 기판 업체들의 밸류에이션은 어떻게 변화할까?
• ‘기판 병목(substrate bottleneck)‘이 TSMC의 CoWoS 캐파 확장을 제약하는 요소가 될까?
• 삼성전기가 ‘삼성 패키징 얼라이언스’를 통해 TSMC의 CoWoS 생태계에 도전할 수 있을까?